Suchen

Richtlinien für das Leiterplatten-Layout von LED-Treibern im Fahrzeug

| Autor / Redakteur: Sungho Yoon / Benjamin Kirchbeck

Bei Leiterplatten-Layouts für Automotive-Anwendungen sind strikter Standards anzuwenden, was die elektromagnetische Verträglichkeit (EMV), die Betriebstemperaturen und die instationären Betriebszustände betrifft. Eine Applikationsschrift.

Firma zum Thema

Wegen der hohen Schaltfrequenzen und der hohen Ströme bekommt das Leiterplatten-Design für LED-Treiber hoher Leistung einen immer höheren Stellenwert.
Wegen der hohen Schaltfrequenzen und der hohen Ströme bekommt das Leiterplatten-Design für LED-Treiber hoher Leistung einen immer höheren Stellenwert.
(Bild: Clipdealer)

Die vorliegende Applikationsschrift beschreibt einige grundlegende Gedanken zum Leiterplatten-Design für LED-Treiber mit Gleichspannungswandlern. Der Baustein LP8863-Q1 und das zugehörige EVM werden dabei als Beispiele herangezogen. Zur Sprache kommen allgemeine Regeln und Beispiele für besseres Leiterplatten-Design, die sich auch auf andere Bereiche anwenden lassen.

Typische Anwendungsschaltung

Bei dargestellten Anwendungsschaltung handelt es sich um eine gängige LED-Treiberschaltung mit einem Powerline-FET, Strommesswiderständen, einer Spule, Ein- und Ausgangskondensatoren für den Aufwärtswandler, einem Schalt-FET, einer Diode, Kondensatoren für die interne Ladungspumpe und einer Hostschnittstelle. Zusätzlich wurde das LP8863-Q1 EVM mit einem EMI-Filter bestückt, um Gleichtaktstörungen des Systems zu unterdrücken.

Bild 1: Vereinfachtes Schaltbild des LP8863-Q1 EVM.
Bild 1: Vereinfachtes Schaltbild des LP8863-Q1 EVM.
(Bild: TI)

Entscheidende Faktoren

Die Richtlinien in diesem Artikel sind nach Wichtigkeit geordnet. Begonnen wird mit jenen, die in den meisten Anwendungsfällen die größten Auswirkungen haben.

Leiterplattenlagen

Nach Möglichkeit wird empfohlen, eine mindestens vierlagige Leiterplatte zu verwenden, um rauschbehaftete Knoten von anderen Teilen des Systems zu isolieren und jeder Signal- und Stromversorgungsleitung einen möglichst kurzen Weg zur Masse zu bieten. Zu diesem Zweck sollte eine der Innenlagen als Massefläche dienen.

Ist die Leiterplatten nur zweilagig, ist unter Umständen keine effektive Rauschisolation möglich, und die Masseverbindung kann sich gegenüber einer vierlagigen Leiterplatte unnötig verlängern. Bei einem zweilagigen Design muss zwischen Kosten und Leistungsfähigkeit abgewogen werden.

Erste Lage (oben): Signale, Stromversorgung und Masse. Sämtliche Bereiche mit Ausnahme der Signale und Stromversorgungsleitungen sind mit Kupfer ausgefüllt, das zur Isolation der Leiterbahnen mit der Masse verbunden ist.

Zweite Lage (Signallage 1): Massefläche für die digitalen Signale und die Stromversorgung.

Dritte Lage: (Signallage 2): Signale, Stromversorgung und Masse. Sämtliche Bereiche mit Ausnahme der Signale und Stromversorgungsleitungen sind mit Kupfer ausgefüllt, das zur Isolation der Leiterbahnen mit der Masse verbunden ist.

Vierte Lage (unten): Signale, Stromversorgung und Masse. Sämtliche Bereiche mit Ausnahme der Signale und Stromversorgungsleitungen sind mit Kupfer ausgefüllt, das zur Isolation der Leiterbahnen mit der Masse verbunden ist.

Bild 2: Lagenaufbau der Leiterplatte des LP8863-Q1 EVM.
Bild 2: Lagenaufbau der Leiterplatte des LP8863-Q1 EVM.
(Bild: TI)

Stromschleifen

Im Aufwärtswandler kommen zwei Haupt-Stromschleifen vor. Diese erzeugen magnetische Felder, die auf andere Schaltungen im System einwirken können. Da die Stärke des Magnetfelds proportional zu der von der Schleife umschlossenen Fläche ist, sollte diese nach Möglichkeit minimiert werden. Die Bilder 3 und 4 zeigen die beiden Stromschleifen.

Bild 3: Erste Schalt-Stromschleife.
Bild 3: Erste Schalt-Stromschleife.
(Bild: TI)

Bild 4: Zweite Schalt-Stromschleife.
Bild 4: Zweite Schalt-Stromschleife.
(Bild: TI)

Die wichtigsten Stromwege und die Platzierung der Bauelemente sind aus Bild 5 zu entnehmen. Die Masse des Stromversorgungs-Eingangs, der Schalter und der Ausgang sind zentral angeordnet, und alle Bauteile sind mit ausreichend Durchkontaktierungen versehen, um einen möglichst kurzen Weg zur Masse bereitzustellen.

Bild 5: Stromwege auf dem LP8863-Q1 EVM.
Bild 5: Stromwege auf dem LP8863-Q1 EVM.
(Bild: TI)

Der Schalt-FET

Im Schalt-FET entstehen Leitungs- und Schaltverluste. Erstere werden durch den Einschaltwiderstand des FET verursacht und sind proportional zum Strom. Minimieren lassen sie sich durch die Wahl eines FET mit genügend kleinem RDS(on). Die Schaltverluste sind dagegen proportional zum Spannungsausschlag, zur Frequenz und zur Anstiegs- und Abfallzeit. Sie können insbesondere bei hohen Schaltfrequenzen einen großen Anteil an den Gesamtverlusten ausmachen, zumal es aufgrund der begrenzten FET-Performance unter Umständen nicht möglich ist, einen genügend großen oder schnellen FET zu wählen.

Wegen der eingeschränkten Fähigkeiten des FET und der Eigenschaften des Gleichspannungswandlers kommt es unweigerlich zu einer Erwärmung des Schalt-FET, sodass beim Leiterplatten-Design entsprechende Vorkehrungen für eine gute Ableitung der Wärme zu treffen sind. Bild 6 zeigt den Schaltknoten. Es werden zwei Schalt-FETs eingesetzt, um die auf den einzelnen Baustein entfallenden Verluste zu verringern.

Bild 6: Kupferfläche des Schaltknotens zur Ableitung der Verlustwärme.
Bild 6: Kupferfläche des Schaltknotens zur Ableitung der Verlustwärme.
(Bild: TI)

Das Vergrößern der Schaltknoten-Fläche muss mit Bedacht erfolgen, da sich verschiedene Nebeneffekte einstellen können.

1: Die größere Kupferfläche lässt die parasitäre Kapazität des Schaltknotens ansteigen. Die daraus resultierenden längeren Schaltzeiten führen wiederum zu höheren Schaltverlusten.

2: Eine große Kupferfläche kann wie eine Antenne wirken und sich auf die elektromagnetische Verträglichkeit auswirken.

Folglich müssen beim Vergrößern der Kupferfläche des Schaltknotens gewisse Abstriche gemacht werden. Bei hohen Schaltfrequenzen empfiehlt TI eine Fläche, die um einen geringen Faktor größer ist als der Footprint des FET. Bei niedrigen Schaltfrequenzen von beispielsweise wenigen hundert Kilohertz ist die Fläche des Schaltknotens nicht so entscheidend für die Schaltverluste und die Wärmeableitung.

Überlegungen zum Stromfluss

Der Schaltstrom fließt vom Schalt-FET zum Strommesswiderstand und über Durchkontaktierungen zur Massefläche. Dieser Stromweg muss ausreichend groß dimensioniert sein. Wie die Leiterbahnbreite zu berechnen ist, ist in Abschnitt 11 beschrieben. Die Zahl der Durchkontaktierungen lässt sich an Hand der Stromtragfähigkeit einer Durchkontaktierung ermitteln (siehe Gleichung 1).

Stromtragfähigkeit [in A] = k x TempAnstieg [in °C]b x Fläche [in mil²]c

Darin sind:

Fläche = π x (Innendurchmesser+Kupferdicke) x Kupferdicke

Für IPC-2221-Außenlagen gilt:

k = 0,048, b = 0,44, c = 0,725, Kupferdicke(min) = 1 mil

Auf dem LP8863-Q1 EVM dient eine Durchkontaktierung mit einem Durchmesser von 8 mil dazu, den Strommesswiderstand mit der Massefläche zu verbinden. Ein sinnvoller Schätzwert für die Stromtragfähigkeit dieser Durchkontaktierung lautet etwa 1,49 A bei einem Temperaturanstieg von 10 °C. Für die Masseverbindung des Strommesswiderstands wurden im vorliegenden Fall 12 Durchkontaktierungen verwendet, was einem Strom von bis zu 17,88 A entspricht – genug also für den maximalen Schaltstrom von ca. 10 A. Gleichung 1 kann auch für andere Stromwege mit hohen Stromstärken benutzt werden, die Durchkontaktierungen erfordern.

Isolation des rauschbehafteten Schaltknotens

Eine effektive Isolation des rauschbehafteten Knotens verbessert die EMV-Eigenschaften des ganzen Systems, denn der Schaltknoten des Gleichspannungswandler kann wie eine Antenne wirken und hochfrequente elektromagnetische Störgrößen emittieren. Wenn man diesen Knoten mit kurzen Masseverbindungen umgibt, lässt sich eine effektive Isolation der Störgrößen erzielen, indem die Kopplung in andere Schaltungen aufgehoben und die Störungen stattdessen durch die Bildung kleinerer Schleifen lokal begrenzt wird. Wie in Bild 7 zu sehen ist, ist der Schaltknoten von einem Polygon umgeben, das über Durchkontaktierungen auf kurzem Weg mit Masseflächen verbunden ist.

Bild 7: Die Isolation des rauschbehafteten Schaltknotens verbessert die EMV-Eigenschaften.
Bild 7: Die Isolation des rauschbehafteten Schaltknotens verbessert die EMV-Eigenschaften.
(Bild: TI)

Leiterbahn des Gatetreibersignals

Die Leiterbahn, die das Gatetreibersignal des Schalt-FET überträgt, muss möglichst kurz und breit sein, um die Induktivität und den Widerstand gering zu halten, damit Oszillationen und eine Verlängerung der Anstiegs- und Abfallzeiten vermieden werden. Es handelt sich hier um eine der entscheidendsten Leiterbahnen eines Aufwärtswandlers.

Bild 8: Führung des Gatetreibersignals zum Schalt-FET.
Bild 8: Führung des Gatetreibersignals zum Schalt-FET.
(Bild: TI)

Der LED-Treiber

Im LED-Treiber können Verluste durch die Spannungsdifferenz zum LED-String entstehen. Wenn sich die Gesamt-Vorwärtsspannungen (Vf) der einzelnen LED-Strings stark unterscheiden, entstehen an den LED-Treiber-Eingängen mit der größten Spannungsdifferenz (also am LED-String mit dem niedrigsten Vf-Wert) die geringsten Verluste. Damit es zu keiner übermäßigen Erwärmung des LED-Treibers kommt, muss sein Die-Attach Pad (DAP) über viele Durchkontaktierungen und/oder breite Leiterbahnen mit der Massefläche verbunden sein. Auf dem LP8863-Q1 EVM verbinden insgesamt zwölf Durchkontaktierungen mit einem Außendurchmesser von 20 mil das DAP des Bausteins mit der Massefläche.

Durchkontaktierungen am DAP helfen die Temperatur zu senken und ergeben außerdem einen ausreichend dimensionierten Stromweg für den LED-Treiber (das DAP ist gleichzeitig die LED-Masse). Der Wärmewiderstand jeder Durchkontaktierung beträgt geschätzt ca. 26 °C/W (siehe Gleichung 2). So lässt sich für die erwartete Verlustleistung des LED-Treibers und die Temperaturbedingungen die Zahl der benötigten Durchkontaktierungen errechnen.

θcu-via = L / (K × π x (DO² – DI²) / 4

Darin sind:

  • L: Länge der Durchkontaktierung
  • K: Wärmeleitfähigkeit von Kupfer (9 W/Zoll °C)
  • DO: Außendurchmesser der Durchkontaktierung (20 mil)
  • DI: Innendurchmesser der Durchkontaktierung (8 mil)

Logik-Stromversorgung

Die Logik-Stromversorgung des LED-Treibers kann Störgrößen oder Welligkeiten aufweisen, die die digitalen (oder sogar auch die analogen) Funktionen des Bausteins beeinträchtigen können. Diese Störgrößen und Welligkeiten müssen deshalb vor dem LED-Treiber herausgefiltert werden. Im Normalfall dient eine Kapazität von beispielsweise 0,1 µF als Tiefpassfilter. Die entsprechenden Kondensatoren sollten möglichst nah am Eingangs-Pin platziert werden.

Bild 9: Platzierung von Bypass-Kondensatoren am Eingang für die Logik-Stromversorgung.
Bild 9: Platzierung von Bypass-Kondensatoren am Eingang für die Logik-Stromversorgung.
(Bild: TI)

Leiterbahn für das Rückkopplungssignal des Aufwärtswandlers

Das Rückkopplungssignal des Aufwärtswandlers wird vom LED-Treiber an den Regelkreis zurückgeführt. Diese Verbindung muss isoliert sein, damit sie nicht durch externe Störgrößen oder Übersprechen benachbarter Signale beeinträchtigt wird und die stabile Regelung des Aufwärtswandlers nicht gestört wird. Wie man in Bild 10 erkennen kann, ist die Leiterbahn des Rückkopplungssignals durch ein Masse-Polygon und Durchkontaktierungen zur Massefläche vom Schaltknoten des Aufwärtswandlers isoliert.

Ladungspumpe

Der LP8863-Q1 verfügt über eine eingebaute Ladungspumpe, um aus der von außen angelegten Versorgungsspannung die doppelt so hohe Gate-Treiberspannung zu erzeugen. Für die Ladungspumpe werden mindestens zwei Kondensatoren benötigt – ein „fliegender“ Kondensator für das Schalten der Ladungspumpe und ein Ausgangskondensator. Beide sollten möglichst nah am Ladungspumpen-Controller angeordnet sein, damit es nicht durch parasitäre Effekte zu Störungen und Oszillationen kommt. Die Breite der Leiterbahnen zum fliegenden Kondensator und zum Ausgangskondensator muss so gewählt werden, dass es beim maximalen Treiberstrom der Ladungspumpe zu keinem übermäßigen Spannungsabfall und zu keiner Wärmeentwicklung kommt.

Bild 11: Platzierung der Kondensatoren für die Ladungspumpe.
Bild 11: Platzierung der Kondensatoren für die Ladungspumpe.
(Bild: TI)

Powerline-FET

Ein Powerline-FET in der Stromversorgungs-Leitung kann, muss aber nicht verwendet werden. Wird dieser FET weggelassen, muss die Leiterbahn so breit sein, dass der aufgenommene Strom zu keiner übermäßigen Erwärmung führt. Kommt dieser FET dagegen zum Einsatz, muss die Leiterbahn wesentlich breiter als der FET sein, da auch die Verlustwärme des FET abgeführt werden muss. Die Verlustleistung des Stromversorgungs-FET lässt sich einfach mit der Formel P = IIN² x RDS(on) berechnen. Die Sperrschichttemperatur beträgt RθJA × P + Umgebungstemperatur, wenn die Leiterplattenfläche wie im Datenblatt des FET angegeben ein Quadratzoll beträgt. Ist zu erwarten, dass die Chiptemperatur die maximal zulässige Sperrschichttemperatur des FET übersteigen wird, muss die Kupferfläche des Powerline-FET (auf der Seite des Wärmeableit-Pads bzw. des Drain-Anschlusses) vergrößert werden.

Stromversorgungs-Leiterbahn für den Aufwärtswandler

Die Stromversorgungs-Leiterbahn für den Aufwärtswandler muss so breit sein, dass die Temperatur innerhalb der vorgegebenen Grenzen bleibt. Die erforderliche Mindestbreite lässt sich mit Gleichung 3 berechnen:

Breite = (Strom [in A] / k x (Temp_Anst [in -°C])b))(1/c)) / Dicke [in mil]

Darin sind:

  • Für IPC-2221-Innenlagen: k = 0,024, b = 0,44, c = 0,725
  • Für IPC-2221-Außenlagen: k = 0,048, b = 0,44, c = 0,725

Der maximale Eingangsstrom des LP8863-Q1 beträgt 11,5 A, die Dicke der Leiterbahn 1,4 mil und die Breite ca. 260 mil. Folglich beträgt die zu erwartende Temperaturzunahme bei maximalem Eingangsstrom etwa 15 °C. Dieser Temperaturanstieg darf nicht größer sein als die erwartete Temperaturzunahme der einzelnen Bauelemente des Aufwärtswandlers. Auf dieselbe Weise lässt sich die Breite der Leiterbahn zwischen Schalt-FET und Masse (über den Strommesswiderstand) berechnen.

Platzierung der Kondensatoren

Störgrößen aus dem Schaltknoten pflanzen sich über die Diode und die Ausgangs-Leiterbahnen fort, während hochfrequente Störgrößen bei kurzen Antennenlängen leicht elektromagnetische Interferenzen erzeugen können. Diese hochfrequenten Störungen entstehen durch Oszillationen und Übergangszustände beim Schalten und können Frequenzen vom dreistelligen Megahertz-Bereich bis zu einigen Gigahertz erreichen. Ausgangs-Leiterbahnen von wenigen Zoll ergeben gute Antennen für Frequenzen in dieser Größenordnung. Deshalb ist das Ausfiltern dieses Frequenzbereichs eine besonders effektive Maßnahme zur EMI-Reduzierung. Zu diesem Zweck wird empfohlen, die größeren Kondensatoren am Schaltknoten durch Kondensatoren mit kleineren Kapazitätswerten zu ergänzen, wie es in Bild 12 dargestellt ist.

Bild 12: Empfohlene Anordnung der Ausgangskondensatoren am Aufwärtswandler.
Bild 12: Empfohlene Anordnung der Ausgangskondensatoren am Aufwärtswandler.
(Bild: TI)

Leiterbahnen für die digitalen Steuersignale

Meist ist für die digitalen Steuersignale von LED-Treibern kein besonderes Routing erforderlich, da die Frequenzen dieser Signale in der Regel eher gering sind und maximal im zweistelligen Megahertz-Bereich liegen. Allerdings können plötzliche Impedanzänderungen durch spitze Winkel oder Dickenänderungen an bestimmten Stellen der Leiterbahn wie Antennen für hochfrequente Anteile (z. B. Oszillationen oder Welligkeiten) wirken. Bild 13 veranschaulicht, wie die Leiterbahnen verlegt werden sollten.

Bild 13: Empfohlenes Routing für die Leiterbahnen digitaler Steuersignale.
Bild 13: Empfohlenes Routing für die Leiterbahnen digitaler Steuersignale.
(Bild: TI)

Zusammenfassung

Wegen der hohen Schaltfrequenzen und der hohen Ströme bekommt das Leiterplatten-Design für LED-Treiber hoher Leistung einen immer höheren Stellenwert. Die Restriktionen, die sich aus den verwendeten Bauelementen oder der Applikation selbst ergeben, lassen es möglicherweise nicht zu, alle Anforderungen zu erfüllen. Ein sorgfältig ausgearbeitetes Leiterplatten-Layout aber kann das Spektrum der in Frage kommenden Anwendungen erweitern und verbessert außerdem die Stabilität des Systems. Neben den allgemeinen Empfehlungen, die in diesem Beitrag gegeben wurden (z. B. Verkleinern von Stromschleifen, Verwendung möglichst breiter Leiterbahnen, Bereitstellung genügend großer Wärmeableitflächen) trägt auch das Isolieren störungsbehafteter Knoten und die korrekte Platzierung der Bauelemente zur Verbesserung des Leiterplattendesigns und zu einer einfacheren Systementwicklung bei.

* Sungho Yoon it als Applications Engineer für Texas Instruments tätig.

(ID:46584576)